題 目：神經(jīng)網(wǎng)絡(luò)處理器設(shè)計(jì)簡(jiǎn)介及展望
時(shí) 間：2026年4月7日（星期二）15:00
主講人：張耀中
地 點(diǎn)：出版大樓801
主辦單位：人工智能學(xué)院
主講人簡(jiǎn)介：張耀中，本科畢業(yè)于西南大學(xué)自動(dòng)化專(zhuān)業(yè)，碩士畢業(yè)于華中科技大學(xué)控制科學(xué)與工程專(zhuān)業(yè)。目前的專(zhuān)業(yè)方向是神經(jīng)網(wǎng)絡(luò)處理器軟硬協(xié)同設(shè)計(jì)，參與過(guò)類(lèi)腦智能?chē)?guó)家重點(diǎn)研發(fā)項(xiàng)目，主導(dǎo)基于3D封裝的近存計(jì)算芯片神經(jīng)網(wǎng)絡(luò)處理內(nèi)核設(shè)計(jì)，并完成流片和驗(yàn)收。
講座簡(jiǎn)介：
隨著神經(jīng)網(wǎng)絡(luò)模型的飛速演進(jìn)，傳統(tǒng)架構(gòu)芯片面臨嚴(yán)峻的能效瓶頸與龐大的數(shù)據(jù)搬移開(kāi)銷(xiāo)，即“存儲(chǔ)墻”挑戰(zhàn)。設(shè)計(jì)專(zhuān)用的神經(jīng)網(wǎng)絡(luò)處理器（NPU）已成為突破算力極限的關(guān)鍵。報(bào)告首先簡(jiǎn)要介紹了NPU架構(gòu)和工作原理，然后剖析了NPU架構(gòu)的計(jì)算核心—脈動(dòng)陣列，揭示其如何通過(guò)數(shù)據(jù)在處理單元間的節(jié)拍式流動(dòng)，最大化數(shù)據(jù)復(fù)用率與乘加運(yùn)算效率，同時(shí)介紹了相關(guān)的前沿研究?jī)?nèi)容。報(bào)告最后展望了LPU（語(yǔ)言處理單元）、近存計(jì)算與存算一體（PIM）等前沿技術(shù)，指出這些技術(shù)將為下一代通用人工智能的演進(jìn)筑牢底層算力基石。
